SystemVerilog for Hardware Description: RTL Design and Verification - Vaibbhav Taraate - Grāmatas - Springer Verlag, Singapore - 9789811544040 - 2020. gada 11. jūnijs
Ja vāks un nosaukums nesakrīt, pareizs ir nosaukums

Vaibbhav Taraate
SystemVerilog for Hardware Description: RTL Design and Verification 2020 edition

Saņemt e-pastu, kad prece būs pieejama
Do you have a profile? Pierakstīties
Saņemiet paziņojumus par jauniem Vaibbhav Taraate izdevumiem

Mūsu klienti saka:

14 dienu atgriešanas politika saskaņā ar Eiropas patērētāju tiesību aizsardzības likumu
Top vieta Trustpilot
Pievienot savam iMusic vēlmju sarakstam

Not rated yet

This book introduces the reader to FPGA based design for RTL synthesis. The book builds the story from basic fundamentals of FPGA based designs to advance RTL design and verification concepts using SystemVerilog.

252 pages, 95 Illustrations, color; 9 Illustrations, black and white; XXI, 252 p. 104 illus., 95 ill

Mediji Grāmatas     Hardcover Book   (Grāmata ar cieto muguriņu un vāku)
Izlaists 2020. gada 11. jūnijs
ISBN13 9789811544040
Izdevēji Springer Verlag, Singapore
Lapas 252
Izmēri 150 × 220 × 20 mm   ·   562 g

Vairāk no Vaibbhav Taraate

Rādīt visu

Vairāk no tā paša izdevēja

Skatīt visus Vaibbhav Taraate ( piem., Paperback Book un Hardcover Book )