Verilog and SystemVerilog Gotchas: 101 Common Coding Errors and How to Avoid Them - Stuart Sutherland - Grāmatas - Springer-Verlag New York Inc. - 9780387717142 - 2007. gada 26. jūnijs
Ja vāks un nosaukums nesakrīt, pareizs ir nosaukums

Stuart Sutherland
Verilog and SystemVerilog Gotchas: 101 Common Coding Errors and How to Avoid Them 2007 edition

Cena
€ 168,49

Pasūtīts no attālās noliktavas

Paredzamā piegāde . gada 10. - 18. jūn.

Mūsu klienti saka:

14 dienu atgriešanas politika saskaņā ar Eiropas patērētāju tiesību aizsardzības likumu
Top vieta Trustpilot
Pievienot savam iMusic vēlmju sarakstam

Pieejams arī kā:

This book will help engineers write better Verilog/SystemVerilog design and verification code as well as deliver digital designs to market more quickly. It shows over 100 common coding mistakes that can be made with the Verilog and SystemVerilog languages.

218 pages, 1 black & white tables, biography

Mediji Grāmatas     Hardcover Book   (Grāmata ar cieto muguriņu un vāku)
Izlaists 2007. gada 26. jūnijs
ISBN13 9780387717142
Izdevēji Springer-Verlag New York Inc.
Lapas 218
Izmēri 241 × 164 × 22 mm   ·   524 g
Valoda Angļu  

Vairāk no Stuart Sutherland

Rādīt visu

Mere med samme udgiver

Skatīt visus Stuart Sutherland ( piem., Paperback Book , Hardcover Book un Book )