Logic Synthesis and Verification Algorithms - Gary D. Hachtel - Grāmatas - Springer - 9780792397465 - 1996. gada 30. jūnijs
Ja vāks un nosaukums nesakrīt, pareizs ir nosaukums

Gary D. Hachtel
Logic Synthesis and Verification Algorithms 1996 edition

Saņemt e-pastu, kad prece būs pieejama
Do you have a profile? Pierakstīties
Saņemiet paziņojumus par jauniem Gary D. Hachtel izdevumiem

Mūsu klienti saka:

14 dienu atgriešanas politika saskaņā ar Eiropas patērētāju tiesību aizsardzības likumu
Top vieta Trustpilot
Pievienot savam iMusic vēlmju sarakstam

Not rated yet

Pieejams arī kā:

Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits).

564 pages, biography

Mediji Grāmatas     Hardcover Book   (Grāmata ar cieto muguriņu un vāku)
Izlaists 1996. gada 30. jūnijs
ISBN13 9780792397465
Izdevēji Springer
Lapas 564
Izmēri 178 × 254 × 35 mm   ·   1,41 kg
Valoda Angļu  

Vairāk no tā paša izdevēja

Skatīt visus Gary D. Hachtel ( piem., Paperback Book un Hardcover Book )