Logic Synthesis and Verification Algorithms - Gary D. Hachtel - Grāmatas - Springer-Verlag New York Inc. - 9781475770360 - 2013. gada 18. marts
Ja vāks un nosaukums nesakrīt, pareizs ir nosaukums

Gary D. Hachtel
Logic Synthesis and Verification Algorithms Softcover reprint of the original 1st ed. 1996 edition

Cena
€ 86,49

Pasūtīts no attālās noliktavas

Paredzamā piegāde . gada 16. - 24. jūl.

Mūsu klienti saka:

14 dienu atgriešanas politika saskaņā ar Eiropas patērētāju tiesību aizsardzības likumu
Top vieta Trustpilot
Pievienot savam iMusic vēlmju sarakstam

Not rated yet

Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits).

596 pages, biography

Mediji Grāmatas     Paperback Book   (Grāmata ar mīksto vāku un līmēto muguru)
Izlaists 2013. gada 18. marts
ISBN13 9781475770360
Izdevēji Springer-Verlag New York Inc.
Lapas 564
Izmēri 178 × 254 × 31 mm   ·   1,03 kg
Valoda Angļu  

Mere med samme udgiver

Skatīt visus Gary D. Hachtel ( piem., Paperback Book un Hardcover Book )