Pastāsti draugiem par šo preci:
RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design
Cena
€ 112,99
Pasūtīts no attālās noliktavas
Paredzamā piegāde . gada 29. okt. - . gada 12. nov.
Ziemassvētku dāvanas var atgriezt līdz 31. janvārim
Mūsu klienti saka:
Pievienot savam iMusic vēlmju sarakstam
RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design
| Mediji | Grāmatas Book |
| Izlaists | 2017. gada 10. jūnijs |
| ISBN13 | 9781546776345 |
| Izdevēji | Sutherland HDL |
| Izmēri | 150 × 220 × 20 mm · 644 g |