VHDL for Simulation, Synthesis and Formal Proofs of Hardware - The Springer International Series in Engineering and Computer Science - J Mermet - Grāmatas - Springer - 9780792392538 - 1992. gada 31. maijs
Ja vāks un nosaukums nesakrīt, pareizs ir nosaukums

J Mermet
VHDL for Simulation, Synthesis and Formal Proofs of Hardware - The Springer International Series in Engineering and Computer Science 1992 edition

Cena
€ 235,99

Pasūtīts no attālās noliktavas

Paredzamā piegāde . gada 3. - 17. nov.
Ziemassvētku dāvanas var atgriezt līdz 31. janvārim
Saņemiet paziņojumus par jauniem J Mermet izdevumiem

Mūsu klienti saka:

14 dienu atgriešanas politika saskaņā ar Eiropas patērētāju tiesību aizsardzības likumu
Top vieta Trustpilot
Pievienot savam iMusic vēlmju sarakstam

Not rated yet

Presents recent research on four key issues related to the use of VHDL as a standard for hardware description: simulation of circuits using VHDL; the combination of synthesis and VHDL in designing circuits; the formal verification of VHDL designs; and modelling issues and system level design.

307 pages, biography

Mediji Grāmatas     Hardcover Book   (Grāmata ar cieto muguriņu un vāku)
Izlaists 1992. gada 31. maijs
ISBN13 9780792392538
Izdevēji Springer
Lapas 307
Izmēri 155 × 235 × 19 mm   ·   625 g
Redaktors Mermet, Jean

Vairāk no tā paša izdevēja

Skatīt visus J Mermet