Pastāsti draugiem par šo preci:
Verilog HDL Design Examples Cavanagh, Joseph (Santa Clara University, California, USA) 1. izdevums
Cena
€ 105,49
Pasūtīts no attālās noliktavas
Paredzamā piegāde . gada 28. jūl. - . gada 11. aug.
Saņemiet paziņojumus par jauniem Cavanagh, Joseph (Santa Clara University, California, USA) izdevumiem
Mūsu klienti saka:
Pievienot savam iMusic vēlmju sarakstam
Verilog HDL Design Examples
Cavanagh, Joseph (Santa Clara University, California, USA)
The book presents the Verilog language with a variety of examples to provide a firm foundation in the design of the digital system using Verilog HDL. It places emphasis on the detailed design of various Verilog projects that include the design module, test bench module, and outputs from the simulator illustrating th
655 pages
| Mediji | Grāmatas Paperback Book (Grāmata ar mīksto vāku un līmēto muguru) |
| Izlaists | 2021. gada 31. marts |
| ISBN13 | 9780367778811 |
| Izdevēji | Taylor & Francis Ltd |
| Lapas | 655 |
| Izmēri | 150 × 220 × 10 mm · 940 g |
| Valoda | Angļu |
Vairāk no tā paša izdevēja
Skatīt visus Cavanagh, Joseph (Santa Clara University, California, USA) ( piem., Hardcover Book un Paperback Book )